9月15日消息，楷登电子（美国 Cadence 公司）今日宣布推出 Cadence® Verisium™ Artificial Intelligence (AI)-Driven Verification Platform，整套应用通过大数据和 JedAI Platform 来优化验证负荷、提高覆盖率并加速 bug 溯源。Verisium 平台基于新的 Cadence Joint Enterprise Data AI (JedAI) Platform，并与 Cadence 验证引擎原生集成。
随着 SoC 复杂性不断提高，验证往往比其它工程任务更加消耗算力和人力，如何缩短验证周期已成为产品按时上市的关键。Verisium 平台的发布代表了电子设计自动化（EDA）利用大数据和人工智能来优化整个 SoC 设计和验证过程，由单运行（single-run）、单引擎（single-engine）向多运行（multi-run）、多引擎（multi-engines）的全新算法转变。通过部署 Verisium 平台，汇集所有波形、覆盖率、报告和日志文件等验证数据于 Cadence JedAI 平台中，在此平台上建立机器学习（ML）模型和发掘更多特定指标，进而将其应用于全新系列工具上，从而极大地提高验证工作效率。借助 Cadence JedAI 平台，Cadence 能够将其在数据和人工智能方面的计算软件创新成果，统一应用在 Verisium AI-Driven 验证，Cerebrus™ Intelligent Chip Explorer AI-Driven 实现和 Optimality™ Intelligent System Explorer AI-Driven 系统分析等产品中。
Verisium 平台初版应用套件包括以下选项：
• Verisium AutoTriage：构建机器学习模型，通过对同源的多个测试故障进行预测和分类，以实现回归故障类选等重复性工作的自动化。
• Verisium SemanticDiff：通过算法对 IP 或 SoC 的多版源码变更进行比较及分类，并依据其对系统行为的干扰程度进行排序，来帮助定位潜在 bug 热点的解决方案。
• Verisium WaveMiner：应用强大的人工智能引擎来分析多个运行案例的波形，揭示最有可能导致测试失败的信号和时间点。
• Verisium PinDown：与 Cadence JedAI Platform 及业界标准修订管理系统进行集成，建立源代码变更、测试报告和日志文件的机器学习模型，预测哪些源代码签入（check-in）最有可能引起故障的发生。
• Verisium Debug：提供从 IP 到 SoC，从单运行（single-run）到多运行（Multi-run）的整体调试解决方案。支持波形、电路图、驱动跟踪和 SmartLog 技术上的快速、完整的互动式和后处理式调试流程。Verisium Debug 与 Cadence JedAI Platform 及其它 Verisium 应用程序原生集成，支持同时自动比较通过和失败的测试用例，来实现 AI-Driven 的溯源分析。
• Verisium Manager：将 Cadence 在 IP 和 SoC 级全流程验证管理解决方案，包括验证规划、工作调度和多引擎覆盖率，统统整合到 Cadence JedAI 平台中，同时还扩展出新的旨在提高计算服务集群效率的 AI-Driven 测试集优化技术。Verisium Manager 还可直接与其它 Verisium 应用程序集成，通过统一的网页版管控台即可交互式部署一个完整的 Verisium 平台。
Verisium AI-Driven 验证平台是 Cadence 验证全流程的一部分，此外还包括 Palladium® Z2 硬件仿真、Protium™ X2 原型验证、Xcelium™ 软件仿真、Jasper™ 形式验证平台以及 Helium™ Virtual and Hybrid Studio。Cadence 验证全流程提供了最高的验证吞吐量，在有限的时间内尽可能发现更多的 bug 和实现更多的溯源分析，让项目各方面的投资都做到物尽其用。Verisium 平台和验证全流程支持 Cadence 智能系统设计（Intelligent System Design™）战略，助力实现 SoC 卓越设计。
